Qualifizierter Referenz-Flow für Entwicklung mit 14LPP-Prozesstechnologie

Mentor, a Siemens business, bietet einen qualifizierten Referenz-Flow, der eine Reihe von Designimplementierungs-, Verifikations- und Test-Tools sowie Flows enthält, die für die 14LPP- (Low Power Plus) Prozesstechnologie von Samsung Electronics optimiert sind. Die Ankündigung umfasst die Calibre-Suite zur physikalischen Verifikation, das Oasys-RTL-System zur physikalischen Synthese, das Place-and-Route-System Nitro-SoC sowie die Testprodukt-Suite Tessent. Die Komponenten des Referenz-Flows überprüfte Samsung mit Designs, die zur Validierung Samsungs 14LPP-Referenz-Prozess-Design-Kits (PDKs) und ARMs CA53-CPU-Prozessor verwenden. Für den ARM-Core wurden die Entwurfsziele hinsichtlich Leistung, Performance, Fläche und Entwurfsregelüberprüfung erfolgreich erreicht. Mit Hilfe von Mentors Referenz-Flow können Kunden der 14LPP-Foundry von Samsung gewährleisten, dass ihre Designs rechtzeitig für die Fertigung freigegen werden und die strengen Qualitätskontrollen und Genauigkeitsanforderungen erfüllen.

„Wir haben sehr eng mit Mentor zusammengearbeitet, um einen zertifizierten Referenz-Flow zu implementieren, der es unseren gemeinsamen Kunden ermöglicht, innovative Designs zu erstellen, die bereits im ersten Durchlauf einen funktionierenden Halbleiter erzeugen und die Markteinführungszeit reduzieren“, sagt Jaehong Park, Senior-Vice-President des Design-Service-Teams von Samsung Electronics. „Der Mentor-Referenz-Flow für unsere 14LPP-Prozesstechnologie erweitert unsere langjährige Partnerschaft, die Designer weiterhin bei der zuverlässigen Implementierung, Verifikation, beim Testen und der Bereitstellung von Designs unterstützen wird.“

Calibre nmDRC zur Designoptimierung (Quelle: mentor.com)

Die physikalische RTL-Synthese-Lösung Oasys-RTL wurde erweitert und unterstützt nun Samsungs 14LPP-Prozess von der Registertransferebene bis zu den platzieren Gattern einschließlich Floorplanning auf RTL-Ebene. Das Oasys-RTL-Tool implementiert mit Hilfe einer patentierten PlaceFirst-Methode die Platzierung in den Synthesealgorithmus des Kerns und erreicht somit die beste Ergebnisqualität und die schnellste Laufzeit. Zum Funktionsumfang von Oasys-RTL gehört auch eine Floorplanning-Technologie auf RTL-Ebene, die in einem frühen Stadium des Designzyklus automatisch erste Floorplans generiert.

Das Place-and-Route-System Nitro-SoC erfüllt die fortschrittlichen Referenz-Flow-Anforderungen von Samsungs 14LPP-Prozess für die physikalische Implementierung von Netzlisten in GDSII. Das Nitro-SoC-Tool bietet eine Reihe innovativer Technologien einschließlich Mehrfachstrukturierung und der Implementierung gemäß FinFET-Prozess sowie eine flexible Routing-Architektur, die alle komplexen DRC-, Design-for-Manufacturing- (DFM) und Multi-Patterning-Reglen beinhaltet. Hinzu kommen ein umfassender Multi-VDD-basierter Low-Power-Flow, simultane MCMM- (Multi-Corner Multi-Mode) basierte Flächenoptimierung, umfassende Parallelisierung für schnellere Laufzeiten, einfach zu bedienende Referenz-Flows und die native Integration mit den Sign-off-Engines von Calibre.

Die industrieführende Calibre-Plattform gewährleistet mit einer Reihe von Tools, dass Designer die erforderlichen Verifikationsergebnisse erreichen und gleichzeitig die Designzyklen minimieren.

  • Die Tools Calibre nmDRC und Calibre nmLVS helfen Designteams, ihre Designs zu optimieren, um die Anforderungen von Samsungs 14LPP-Prozesses zu erfüllen und ermöglichen eine innovative, genaue physikalische Überprüfung und Schaltungsverifikation, die die Komplexitäten der Mehrfachstrukturierungen von modernen Prozessknoten adressiert.
  • Das Tool Calibre YieldEnhancer steuert über seine SmartFill-Anwedung im Samsung-14LPP-Prozess die Planarität des Designs über die gesamte IP (Intellectual Property), alle Blöcke und die vollständigen Chips. Es gewährleistet so während der Fertigung die Konsistenz auf alle Ebenen.
  • Die Calibre xACT-Plattform liefert für die parasitäre Extraktion die Detailgenauigkeit und hohen Durchsatz. Dies geschieht mit einem integrierten Field-Solver, der für komplexe dreidimensionale Strukturen die parasitären Elemente mit Atto-Farad-Genauigkeit berechnet und gleichzeitig die Performance für Designs mit mehreren Millionen Instanzen durch einen hochskalierbaren Parallelverarbeitungsansatz optimiert.
  • Die Calibre PERC-Software automatisiert mit bahnbrechendem integrierten Wissen über das physikalische Layout und die Netzliste komplexe Zuverlässigkeitsprüfungen.
  • Calibre Pattern Matching ermöglicht eine Vielzahl von Geometrieanalysen, einschließlich der Identifizierung von Hotspots und der Überprüfung der genauen Konfigurationsanforderungen über mehrere Instanzen.
  • Das Calibre LFD-Tool modelliert präzise die Auswirkungen von Lithografieprozessen, um die tatsächlichen „wie gefertigten“ Layout-Dimensionen vorhersagen und potenzielle lithografische Probleme identifizieren zu können und um Designern die Optimierung der Ausbeute und Produktzuverlässigkeit zu ermöglichen.

Die Tessent Produktpalette ist die umfassendste Design-for-Test-Lösung der Industrie. Für Prüfapplikationen in der Fertigung bieten die Tessent-Tools die branchenweit höchste Testqualität, niedrigsten Testkosten und sie finden in kürzester Zeit die Ursache von Testfehlern. ISO 26262-zertifizierte Tessent-Tools liefern auch die besten Testtechnologien für Systeme in sicherheitskritischen Automobilanwendungen.

mentor.com

 

Contact Us

We're not around right now. But you can send us an email and we'll get back to you, asap.

Start typing and press Enter to search