JTAG Technologies will heiße Themen diskutieren

JTAG Technologies, Anbieter von Boundary-Scan-Lösungen lädt Interessenten auf der embedded world 2016 in Nürnberg dazu ein, zwei heiße Themen aus dem Bereich des Baugruppentests zu diskutieren.

Design for Testability (DfT)

Die Herausforderungen testgerechten Designs ähneln einem ‚Aschenputtel-Job’ innerhalb des gesamten Designprozesses. Dessen Herausforderungen zu bewältigen scheint nicht so spannend wie das Entwickeln neuer Produkte und Lösungen. Trotzdem dürfen die Aspekte testgerechten Designs (DfT) nicht ignoriert werden. Ein Design, das die Testbarkeits-Thematik so umsetzt, dass keine Ergänzungen erforderlich werden, die die ursprüngliche Schaltung beeinträchtigen, ist so wahrscheinlich wie ein Prototyp, der unverändert in Stückzahlen ‚vom Band rollt’. Ohne angemessene Testbarkeit wird der Produktionsstart der neuen Baugruppe schließlich durch mehrere Revisionen verzögert, wenn nicht sogar Nacharbeit erforderlich ist.

jtag_visualizer

JTAG Visualizer, Anzeigemodul zur grafischen Darstellung von PCB Layout und Schaltplan (Quelle: JTAG Tech)

Im Idealfall kann ein Baugruppendesign mithilfe von Software-Werkzeugen vollständig ausgetestet werden, noch bevor der erste Prototyp gebaut wird. Die Ursachen aktueller Herausforderungen bei der Testbarkeit sind vielfältig. Alle sind aber verursacht durch Fortschritte beim Elektronik-Design. Die Entwicklung hin zu immer kompakteren Designs bedeutet, dass die Bauteile eng nebeneinander platziert werden. Finepitch-Verbindungen und die jüngsten Chip-Scale-Packages (CSPs) machen es nicht einfacher, I/O-Knoten zu kontaktieren, die unter dem Bauteil versteckt sind.

ATE Optimierung durch JTAG Technologies’ Inside

Der Zugriff auf die immer komplexeren Baugruppen von heute wird immer schwieriger und hat eine sinkende Fehlerabdeckung zur Folge. Dies sorgt für viele Sorgenfalten im Prüffeld.

Besuchern des JTAG-Messestandes können sich über die Möglichkeiten, welche sich durch “JTAG TECHNOLGIES INSIDE” für bestehende Testverfahren und entsprechende Möglichkeiten ergeben, informieren. Folgende ATE-Kombinationen werden thematisiert:

  • ICT, MDA oder Flying Probe Systeme können schnell und problemlos mit der JTAG Technologies Boundary Scan Lösung nachgerüstet werden. Spezielle Einschubkarten und Softwareintegrationen erlauben die Vorteile beider Systeme zu nutzen und in Einklang zu bringen.
  • Funktionstests auf Basis von National Instruments Labview/Teststand, C++ , .net oder anderen Programmiersprachen unterliegen oft sehr komplexen und zeitaufwändigen Testprogrammen. Ein schneller Zugriff auf Baugruppen via Boundary Scan Pins kann vorhandene Testprogramme sowie die Diagnose im Fehlerfall vereinfachen.

Geschäftsführer Peter van den Eijnden zum diesjährigen Augenmerk der Messe: „JTAG arbeitet seit vielen Jahren eng mit namhaften ATE-Unternehmen zusammen, um seinen Kunden auch zukünftig eine optimale Verwendung der bestehenden ICT/MDA/FPT/FCT-Systeme zu gewährleisten. Gemeinsam mit verschiedenen Testsystemherstellern haben wir ganz spezielle Hardware-und Softwarelösungen entwickelt. Mit diesen sehr spezifischen Lösungen lassen sich unsere Tools perfekt in diese Testsysteme integrieren und nutzen somit die Vorteile beider Verfahren“.

embedded world, Halle A4, Stand 578

jtag.com

 

 

Contact Us

We're not around right now. But you can send us an email and we'll get back to you, asap.

Start typing and press Enter to search